
Documentacion de circuitos LogicCalculator — Integracion

Secuenciador, panel, pantalla 32 x 32, displays de monitoreo y sistema completo

Curso	EIF205 — Arquitectura de Computadores
Entrega	I Proyecto — Logica Digital — II Ciclo 2026
Universidad	Universidad Nacional — Sede Regional Brunca
Circuitos	17 documentados
Complementa a	Documentacion_LogicCalculator.pdf y Documentacion_Pantalla.pdf

Contenido

0. Sistema completo

Sistema completo	3
Arquitectura y decisiones	4
Manual de uso	5

1. Panel de entradas

Input Panel	6
-------------	---

2. Secuenciador de trazado

ContadorX	8
MUX 4:1	9
Speed Divider	10
Secuenciador	12

3. Pantalla 32 x 32

CoordMap32	16
WindowRange32	17
GraphicDisplay32	18

4. Displays de monitoreo

BCD Corrector	19
MUX 2:1 4 bits	20
BCD Converter	21
BCD Control	23
BCD7	24
7 Segment Display	26

5. Unidad aritmetica

Unidad Aritmetica: cambios	28
Unidad Aritmetica: escala y pruebas	29

6. Integracion


Principal	30
Pruebas del sistema	32

7. Bancos de prueba

TEST SECUENCIADOR	33
-------------------	----

La calculadora recorre X de -128 a 127 , calcula $Y = f(X)$ en la unidad aritmetica y pinta el punto (X, Y) en la pantalla de 32×32 si cae dentro de la ventana. Todo se coordina desde el circuito Principal.

DIAGRAMA DE BLOQUES



CLK y RST_DBNCD llegan a todos los modulos y no se dibujan. Las banderas de la ALU y OUTRANGE de la pantalla van a los LEDs del panel. El START del display de 7 segmentos es WE retrasado medio ciclo (ver Principal).

RECORRIDO DE UN PUNTO

PASO DEL ENUNCIADO	QUIEN LO HACE	COMO
Inicializacion $X = -128$	Secuenciador (INIT) y ContadorX	X_CARGA carga 1000 0000; CLR borra la pantalla
Evaluacion $Y = f(X)$	Secuenciador (RSTM ... ESP2) y ALU	una o dos multiplicaciones segun la funcion
Guardar Y	Secuenciador (CAPT) y Registro Y	CAP_Y carga el resultado; la pantalla lee un valor quieto
Comprobacion de ventana	WindowRange32 dentro de GraphicDisplay32	$INRANGE = -16 \leq X, Y \leq 15$
Almacenamiento	Secuenciador (ESCR) y GraphicDisplay32	$WE \text{ efectivo} = WE \cdot INRANGE$
Incremento $X = X + 1$	Secuenciador (AVAN, INCR) y Speed Divider	espera TICK, que marca la velocidad elegida
Repeticion hasta $X = 127$	ContadorX (FIN) y Secuenciador (DONE)	$FIN = 1$ cuando $X = 0111 \ 1111$

JERARQUIA DE MODULOS

NIVEL 1 (EN PRINCIPAL)	USA POR DENTRO	DOCUMENTADO EN
Input Panel	Flip Flop D	este documento
Speed Divider	Flip Flop D, MUX 4:1	este documento
Secuenciador	Flip Flop D	este documento
ContadorX	Bit Register, Ripple Carry, MUX 2:1 8 bits	este documento
Unidad Aritmetica	Valor Absoluto (x2), Datapath, Escalador SHR, MUX, Investor add/sub	Documentacion_LogicCalculator + seccion 4 de este
Bit Register (registro Y)	MUX 2:1, Flip Flop D	Documentacion_LogicCalculator
GraphicDisplay32	CoordMap32, WindowRange32, Dec2a4, Display16x16 (x4)	este documento
Display16x16	Dec2a4, Display8x8 (x4)	Documentacion_Pantalla
Display8x8	Dec3a8, Row8, Celda	Documentacion_Pantalla
7 Segment Display	MUX 4:1 8 bits, Investor add/sub, MUX 2:1 8 bits, BCD Converter, BCD Control, BCD7 (x3)	este documento
BCD Converter	BCD Corrector (x3), MUX 2:1 4 bits, MUX 2:1 8 bits, Flip Flop D	este documento

NIVELES DE COMPLEJIDAD

NIVEL	REQUISITO	ESTADO
Basico	Pantalla 8 x 8 y grafica de $Y = X$	cumplido: Display8x8 es la base de toda la pantalla
Intermedio	Pantalla 16 x 16, m y b por interruptores, LED de fuera de rango	cumplido: Display16x16, Input Panel, WindowRange32
Avanzado	Pantalla 32 x 32	cumplido: GraphicDisplay32, 16 matrices de 8 x 8
Avanzado	Parabola y valor absoluto	cumplido: FSEL = 01 y 10
Avanzado	Control de velocidad de trazado	cumplido: Speed Divider, 4 velocidades
Avanzado	Documentacion completa	tablas de verdad, mapas K y diagramas de estado en los tres documentos

DECISIONES DE DISEÑO

- **Secuenciador one-hot.** Un flip-flop por estado: 15 flip-flops en vez de 4, pero cada ecuacion de estado siguiente sale casi leyendo el diagrama y los mapas K quedan de pocas variables.
- **Registro Y.** La ALU cambia mientras el multiplicador trabaja. El Bit Register guarda el resultado final en CAPT para que la pantalla y el display lean un valor estable.
- **Y se calcula siempre.** Se probó saltarse la ALU cuando X queda fuera de la ventana (entrada XIN del secuenciador) y el trazo era 3.5 veces mas rapido, pero el enunciado pide calcular Y en todos los puntos para mantener banderas y displays. XIN quedo fijo en 1.
- **Ventana sin comparadores de magnitud.** Igual que en 16 x 16: un valor cabe en $-16 \dots 15$ si los bits 7 a 4 son iguales. Seis XNOR y una AND.
- **Maapeo sin sumadores.** Sumar 16 a un campo de 5 bits es invertir su bit 4; restar de 15 es invertir los bits 3 a 0.
- **Signo de m aplicado al final.** El multiplicador trabaja con magnitudes; el signo del resultado se calcula aparte con una XOR y lo aplica el sumador/restador.

Pasos para graficar desde el circuito Principal. Todos los valores con signo van en complemento a 2.

GRAFICAR UNA FUNCION

- Encender la simulacion. Recomendado: en las propiedades del proyecto, frecuencia 50 Hz o "Ejecutar a la maxima velocidad".
- Elegir la funcion con FSEL1 FSEL0, el parametro m/a con M_A2 M_A1 M_A0 y b con B_PARAM3 ... B_PARAM0.
- Elegir la escala con ESC1 ESC0: 01 para rectas, valor absoluto y $X + b$; 10 para la parabola en 32×32 .
- Elegir la velocidad con SPEED1 SPEED0 (00 la mas rapida).
- Pulsar RESET: borra la pantalla y deja el secuenciador en reposo.
- Pulsar START. El trazo avanza de izquierda a derecha y termina solo en $X = 127$.
- Para otra grafica: RESET y START de nuevo. Pulsar START con una grafica terminada no hace nada.

EJEMPLOS DEL ENUNCIADO

FIGURA	FUNCION	FSEL	M_A	B_PARAM	ESC	PUNTOS EN PANTALLA
1	$Y = X$	00	001	0000	01	32, diagonal completa
2	$Y = 2X + 1$	00	010	0001	01	16, X de -8 a 7
3	$Y = X^2$ (escala 1/4)	01	001	0000	10	15, X de -7 a 7
4	$Y = X + 3$	10	000	0011	01	25, X de -12 a 12
—	$Y = -X$	00	111	0000	01	31, en $X = -16$ da $Y = 16$ y no cabe
—	$Y = X + b$	11	—	b	01	funcion extra del selector

QUE SE VE EN EL PANEL

INDICADOR	SIGNIFICADO
LED FUERA DE RANGO	el punto actual no cabe en la ventana de 32×32 y no se pinta
LED CERO / NEGATIVO / OVERFLOW	banderas de la ultima operacion de la ALU
LED SIGNO	signo de X (bit 7 del contador)
LED del panel de entradas	START ya sincronizado (STR_DBNCD)
3 displays + LED de signo	m/a, b, X o Y segun DISP_SEL; se actualiza en cada punto que calcula el secuenciador

Input Panel

1. PANEL DE ENTRADAS

Reune todos los interruptores y pulsadores del sistema. Entrega m/a y b ya extendidos a 8 bits con signo y los pulsadores START y RESET sincronizados con el reloj.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
FSEL0, FSEL1	Salida	1	selector de funcion
M	Salida	8	m o a, 3 interruptores con extension de signo
B	Salida	8	b, 4 interruptores con extension de signo
STR_DBNCD	Salida	1	START sincronizado
RST_DBNCD	Salida	1	RESET sincronizado
DISP_SEL0, 1	Salida	1	que valor muestra el display
SPEED0, 1	Salida	1	velocidad de trazado
ESC0, ESC1	Salida	1	escala del producto
CLK	Entrada	1	reloj de los sincronizadores

CORRESPONDENCIA DE M / A

M_A2	M_A1	M_A0	VALOR
0	1	1	3
0	1	0	2
0	0	1	1
0	0	0	0
1	1	1	-1
1	1	0	-2
1	0	1	-3
1	0	0	-4

CORRESPONDENCIA DE B

B3 B2 B1 B0	VALOR	B3 B2 B1 B0	VALOR
0000	0	1000	-8
0001	1	1001	-7
0010	2	1010	-6
0011	3	1011	-5
0100	4	1100	-4
0101	5	1101	-3
0110	6	1110	-2
0111	7	1111	-1

M_A2 y B_PARAM3 son el bit de signo. Se copian en los bits altos del bus: M[7:3] = M_A2 y B[7:4] = B_PARAM3. Asi -1 queda 1111 1111 y la ALU lo lee como -1.

M = M_A2 M_A2 M_A2 M_A2 M_A2 M_A2 M_A1 M_A0
B = B3 B3 B3 B3 B3 B2 B1 B0

Input Panel (cont.)

1. PANEL DE ENTRADAS

SELECTOR DE FUNCION

FSEL1	FSEL0	FUNCION
0	0	$Y = mX + b$
0	1	$Y = aX^2 + b$
1	0	$Y = X + b$
1	1	$Y = X + b$ (extra)

SELECTOR DEL DISPLAY

DISP_SEL1	DISP_SELO	MUESTRA
0	0	m / a
0	1	b
1	0	X
1	1	Y

VELOCIDAD

SPEED1	SPEED0	TICK CADA	RECTA COMPLETA
0	0	2 ciclos	5 631 ciclos
0	1	8 ciclos	6 144 ciclos
1	0	32 ciclos	8 196 ciclos
1	1	64 ciclos	16 340 ciclos

ESCALA

ESC1	ESC0	RECTA	PARABOLA
0	0	x 2	x 4
0	1	x 1	x 1
1	0	/ 2	/ 4
1	1	/ 4	/ 16

SINCRONIZADOR DE LOS PULSADORES

FLIP-FLOP	DATA	SALIDA
1ra etapa	boton START	Q1
2da etapa	Q1	STR_DBNCD
1ra etapa	boton RESET	Q1
2da etapa	Q1	RST_DBNCD

Q1+ = BOTON
SALIDA+ = Q1 (la salida es el boton retrasado dos flancos)

COMO PROBARLO

Mueva M_A2..M_A0 con DISP_SEL = 00 y pulse START: el display muestra m con su signo. Para b, DISP_SEL = 01. Mantenga START presionado y observe el LED del panel: se enciende en el segundo flanco, no al instante.

NOTAS

- Los pulsadores de LogicCircuit no rebotan fisicamente, pero cambian en cualquier momento del ciclo. Las dos etapas hacen que START y RESET cambien siempre justo despues de un flanco, igual que las demas senales del sistema, y que la maquina de estados nunca vea un pulso de medio ciclo.
- La columna de ciclos de la velocidad es la recta completa (256 puntos). La parabola hace dos multiplicaciones por punto y tarda 10 749 ciclos con SPEED = 00.

Contador de 8 bits que recorre X. Arranca en -128 , sube de uno en uno y avisa con FIN cuando llega a 127.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
CARGA	Entrada	1	carga -128 (1000 0000)
INC	Entrada	1	suma 1
CLK	Entrada	1	reloj
RST	Entrada	1	borrado a 0
X	Salida	8	valor actual, con signo
FIN	Salida	1	1 cuando $X = 127$

TABLA DE OPERACION

RST	CARGA	INC	X+
1	x	x	0
0	1	x	1000 0000 = -128
0	0	1	$X + 1$
0	0	0	X (se mantiene)

CARGA manda sobre INC porque el multiplexor elige la constante antes que la suma.

COMO SE ARMA

BLOQUE	QUE APORTA
Bit Register	guarda X; carga cuando Load = $CARGA + INC$
Ripple Carry	$X + 0000\ 0001$, con acarreo de entrada 0
MUX 2:1 8 bits	elige entre $X + 1$ y la constante 1000 0000 con CARGA
AND de 8 + NOT	detector de FIN

DETECTOR DE FIN

X	BINARIO	FIN
126	0111 1110	0
127	0111 1111	1
-1	1111 1111	0
-128	1000 0000	0

Load = $CARGA + INC$

$X+$ = $CARGA ? 1000\ 0000 : X + 1$

FIN = $X_7' \cdot X_6 \cdot X_5 \cdot X_4 \cdot X_3 \cdot X_2 \cdot X_1 \cdot X_0$ (un solo mintermino)

COMO PROBARLO

En TEST SECUENCIADOR: RST, luego START. El contador pasa a -128 y va subiendo en cada TICK. Con $X = 127$ se enciende FIN y el secuenciador queda en DONE.

NOTAS

- Si se sigue incrementando despues de 127 el contador da la vuelta a -128 (desbordamiento). No pasa en la practica porque el secuenciador deja de dar X_INC en cuanto ve FIN.

MUX 4:1

Multiplexor de 4 a 1 de un bit, hecho con compuertas. Elige cual salida del divisor de frecuencia llega al detector de flanco.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
D0 ... D3	Entrada	1 c/u	datos
S0, S1	Entrada	1	seleccion
O	Salida	1	dato elegido

TABLA DE VERDAD

S1	S0	O
0	0	D0
0	1	D1
1	0	D2
1	1	D3

$$O = S1' \cdot S0' \cdot D0 + S1' \cdot S0 \cdot D1 + S1 \cdot S0' \cdot D2 + S1 \cdot S0 \cdot D3$$

Dos NOT, cuatro AND de 3 entradas y una OR de 4. Cada termino es un mintermino de la seleccion multiplicado por su dato, asi que no se puede simplificar mas.

COMO PROBARLO

Ponga un 1 solo en D2 y recorra las cuatro selecciones: O vale 1 unicamente con S1 S0 = 10.

NOTAS

- El MUX 4:1 8 bits de la ALU cumple la misma funcion para buses de 8 bits, pero esta armado como un arbol de tres MUX 2:1 8 bits (documentado en Documentacion_LogicCalculator). Este de un bit se hizo directo con compuertas porque solo se necesita uno.

Speed Divider

Divisor de frecuencia con cuatro velocidades. Entrega TICK, un pulso de un ciclo que le dice al secuenciador cuando puede avanzar al siguiente X.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
CLK	Entrada	1	reloj global
SPEED0, SPEED1	Entrada	1	velocidad elegida
TICK	Salida	1	pulso de avance, dura un ciclo

CONTADOR DE RIZADO

FLIP-FLOP	RELOJ	DATA	PERIODO DE Q
Q0	CLK	Q0'	2 ciclos
Q1	Q0'	Q1'	4
Q2	Q1'	Q2'	8
Q3	Q2'	Q3'	16
Q4	Q3'	Q4'	32
Q5	Q4'	Q5'	64

Cada flip-flop se conecta como T (Data = Q') y cambia cuando el anterior pasa de 1 a 0. Cada etapa divide entre 2.

SELECCION Y DETECTOR DE FLANCO

SPEED1	SPEED0	ENTRADA DEL MUX	TICK CADA
0	0	Q0	2 ciclos
0	1	Q2	8 ciclos
1	0	Q4	32 ciclos
1	1	Q5	64 ciclos

O	PREV	TICK	QUE SIGNIFICA
0	0	0	la senal esta baja
0	1	0	flanco de bajada
1	0	1	flanco de subida: un pulso
1	1	0	la senal sigue alta

Mapa K de TICK

0 \ PREV	0	1
0	0	0
1	1	0

$$TICK = 0 \cdot PREV'$$

$$0 = MUX4:1(Q0, Q2, Q4, Q5; SPEED1 \text{ SPEED}0)$$

$$PREV+ = 0$$

$$TICK = 0 \cdot PREV'$$

COMO PROBARLO

Con SPEED = 11 conecte un LED a TICK: parpadea una vez cada 64 ciclos, siempre un solo ciclo encendido. Cambie a 00: parpadea cada 2 ciclos.

NOTAS

- Sin el detector de flanco la salida del MUX se queda en 1 durante medio periodo (hasta 32 ciclos) y el secuenciador avanzaria varios X seguidos. PREV y la AND lo reducen a un pulso por periodo.
- El contador corre libre desde que se enciende la simulacion; su RST no se usa porque la fase del TICK no importa.
- Con SPEED = 00 el secuenciador tarda 22 ciclos por punto, mas que el periodo de TICK, asi que nunca espera. A partir de SPEED = 10 la espera en AVAN es lo que marca la velocidad.


Maquina de estados de control del trazado. Gobierno el contador de X, la ALU, el registro Y y la pantalla. Esta hecha con codificacion one-hot: 15 flip-flops, uno por estado, y el reposo es cuando todos estan en 0.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
START	Entrada	1	pulsador ya sincronizado
RST	Entrada	1	lleva todo a reposo
TICK	Entrada	1	permiso de avance del Speed Divider
LISTO	Entrada	1	el multiplicador termino
FIN	Entrada	1	$X = 127$
F1, F0	Entrada	1	funcion elegida
XIN	Entrada	1	habilita la evaluacion; en Principal va a 1
CLK	Entrada	1	reloj
X_CARGA, CLR	Salida	1	carga $X = -128$ y borra la pantalla
X_INC	Salida	1	$X = X + 1$
RST_MUL, CARGA, INICIO	Salida	1	control del multiplicador
PASO	Salida	1	1 durante la segunda multiplicacion
CARGA_P1	Salida	1	guarda X^2 entre pasadas
CAP_Y	Salida	1	carga el registro Y
WE	Salida	1	escribe el punto en la pantalla

Secuenciador (cont.)

DIAGRAMA DE ESTADOS



RST lleva todos los flip-flops a 0 (estado IDLE) desde cualquier estado. En gris bajo el nombre: salidas activas en ese estado.

La rama del medio solo se recorre en la parábola ($F1\ F0 = 01$): primero $|X| \cdot |X|$ y luego $a \cdot X^2$. Las demás funciones pasan de ESP directo a CAPT.

COMO PROBARLO

En TEST SECUENCIADOR (ContadorX + Secuenciador con interruptores): RST, subir START y bajarlo. Se encienden en orden los LEDs de RST_MUL, CARGA e INICIO. La maquina se queda en ESP hasta subir LISTO. Con F1 F0 = 01 repite RST_MUL, CARGA, INICIO antes de WE. Con TICK arriba, X sube en cada vuelta.

NOTAS

- INIT dura un solo ciclo: al salir de reposo IDLE deja de valer 1 y INIT+ = START·IDLE vuelve a 0 aunque START siga presionado.
- DONE se mantiene a si mismo. Como IDLE = 0 mientras DONE = 1, volver a pulsar START no hace nada: primero hay que dar RESET. Asi una grafica terminada no se sobrescribe por accidente.
- XIN: con XIN = 0, RSTM salta directo a AVAN sin usar la ALU. Se penso para no calcular puntos con X fuera de la ventana, pero el enunciado exige calcular Y siempre. En Principal XIN esta fijo en 1 y la rama no se usa; la entrada se deja para poder mostrar la diferencia de tiempo en la defensa.
- RST del sistema llega al RST asincrono de los 15 flip-flops: desde cualquier estado se vuelve a reposo de inmediato.
- El enunciado pide que X avance "a la velocidad seleccionada": el unico paso que espera TICK es AVAN, antes de incrementar.

TABLA DE ESTADOS

ESTADO	FLIP-FLOP EN 1	CONDICION	SIGUIENTE	SALIDAS ACTIVAS
IDLE	ninguno	START' / START	IDLE / INIT	—
INIT	Q1	—	RSTM	CLR, X_CARGA
RSTM	Q2	XIN / XIN'	CARG / AVAN	RST_MUL
CARG	Q3	—	INIC	CARGA
INIC	Q4	—	ESP	INICIO
ESP	Q5	LIST0'	ESP	—
		LIST0·F1'·F0	GP1	
		LIST0·(F1'·F0)'	CAPT	
GP1	Q6	—	RSTM2	CARGA_P1
RSTM2	Q7	—	CARG2	RST_MUL
CARG2	Q8	—	INIC2	CARGA, PASO
INIC2	Q9	—	ESP2	INICIO, PASO
ESP2	Q10	LIST0' / LIST0	ESP2 / CAPT	PASO
CAPT	Q11	—	ESCR	CAP_Y
ESCR	Q12	—	AVAN	WE
AVAN	Q13	TICK'	AVAN	—
		TICK·FIN'	INCR	
		TICK·FIN	DONE	
INCR	Q14	—	RSTM	X_INC
DONE	Q15	—	DONE (sale con RST)	—

One-hot: en cada ciclo hay exactamente un flip-flop en 1, o ninguno en reposo. "—" en condicion quiere decir que el paso es incondicional. Todas las salidas son de tipo Moore: dependen solo del estado.

TIEMPO POR PUNTO CON SPEED = 00

FUNCION	ESTADOS POR PUNTO	CICLOS POR PUNTO	GRAFICA COMPLETA
recta, X , X + b	RSTM, CARG, INIC, ESP (15), CAPT, ESCR, AVAN, INCR	22	5 631 ciclos
parabola	lo anterior + GP1, RSTM2, CARG2, INIC2, ESP2 (15)	42	10 749 ciclos

Medido con el circuito completo. ESP y ESP2 duran 15 ciclos: es el multiplicador secuencial de 8 bits (ocho vueltas de suma y desplazamiento).

MAPAS DE KARNAUGH DEL ESTADO SIGUIENTE

En one-hot dos estados nunca están activos a la vez. Esas combinaciones son imposibles y se marcan × (no importa); por eso ESP+, CAPT+, AVAN+ y DONE+ quedan con un término por cada flecha que llega al estado.

Mapa K de ESP+

INIC \ ESP LIST0	00	01	11	10
0	0	0	0	1
1	1	1	×	×

$$ESP+ = INIC + ESP \cdot LIST0'$$

Mapa K de GP1+

ESP LIST0 \ F1 F0	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	1	0	0
10	0	0	0	0

$$GP1+ = ESP \cdot LIST0 \cdot F1' \cdot F0$$

Mapa K de CAPT+ (G = F1'·F0)

ESP ESP2 \ LIST0 G	00	01	11	10
00	0	0	0	0
01	0	0	1	1
11	×	×	×	×
10	0	0	0	1

$$CAPT+ = ESP \cdot LIST0 \cdot G' + ESP2 \cdot LIST0$$

Mapa K de AVAN+ (S = RSTM·XIN')

AVAN ESCR \ S TICK	00	01	11	10
00	0	0	1	1
01	1	1	×	×
11	×	×	×	×
10	1	0	×	×

$$AVAN+ = S + ESCR + AVAN \cdot TICK'$$

Mapa K de INCR+

AVAN \ TICK FIN	00	01	11	10
0	0	0	0	0
1	0	0	0	1

$$INCR+ = AVAN \cdot TICK \cdot FIN'$$

Mapa K de DONE+

AVAN DONE \ TICK FIN	00	01	11	10
00	0	0	0	0
01	1	1	1	1
11	×	×	×	×
10	0	0	1	0

$$DONE+ = DONE + AVAN \cdot TICK \cdot FIN$$

ECUACIONES DE ESTADO SIGUIENTE

IDLE = (INIT + RSTM + ... + DONE)'	NOR de los 15 flip-flops
INIT+ = START·IDLE	
RSTM+ = INIT + INCR	CARG+ = RSTM·XIN
INIC+ = CARG	ESP+ = INIC + ESP·LIST0'
GP1+ = ESP·LIST0·F1'·F0	RSTM2+ = GP1
CARG2+ = RSTM2	INIC2+ = CARG2
ESP2+ = INIC2 + ESP2·LIST0'	CAPT+ = ESP·LIST0·(F1'·F0)' + ESP2·LIST0
ESCR+ = CAPT	AVAN+ = ESCR + AVAN·TICK' + RSTM·XIN'
INCR+ = AVAN·TICK·FIN'	DONE+ = DONE + AVAN·TICK·FIN

ECUACIONES DE SALIDA

X_CARGA = CLR = INIT	X_INC = INCR	CAP_Y = CAPT	WE = ESCR
RST_MUL = RSTM + RSTM2	CARGA = CARG + CARG2	INICIO = INIC + INIC2	
PASO = CARG2 + INIC2 + ESP2	CARGA_P1 = GP1		

Convierte la coordenada (X, Y), con el origen al centro, a la direccion de la pantalla de 32 x 32: cuadrante (FILA_H, COL_H) y posicion dentro del cuadrante (FILA_L, COL_L). Cinco inversores, sin sumadores.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
X	Entrada	8	coordenada horizontal con signo
Y	Entrada	8	coordenada vertical con signo
COL_L	Salida	4	columna dentro del cuadrante
COL_H	Salida	1	0 = mitad izquierda, 1 = derecha
FILA_L	Salida	4	fila dentro del cuadrante, 0 arriba
FILA_H	Salida	1	0 = mitad de arriba, 1 = abajo

CORRESPONDENCIA DE BITS

BIT DE SALIDA	SE OBTIENE DE	POR QUE
COL_H	X4'	sumar 16 a un campo de 5 bits es invertir el bit 4
COL_L[3:0]	X3 X2 X1 X0	pasan directo
FILA_H	Y4	se invierte dos veces y se cancela
FILA_L[3:0]	Y3' Y2' Y1' Y0'	restar de 15 es el complemento a 1

EJEMPLOS (MEDIDOS EN EL CIRCUITO)

VALOR	V[4:0]	COL (0-31)	FILA (0-31)
-16	10000	0	31
-9	10111	7	24
-8	11000	8	23
-1	11111	15	16
0	00000	16	15
1	00001	17	14
8	01000	24	7
15	01111	31	0

La tabla usa el mismo valor para X y para Y. $COL = 16 \cdot COL_H + COL_L$ y $FILA = 16 \cdot FILA_H + FILA_L$.

COL = X + 16 FILA = 31 - (Y + 16) = 15 - Y
COL_H = X4' COL_L = X[3:0] FILA_H = Y4 FILA_L = Y[3:0]'

COMO PROBARLO

X = 0, Y = 0 da columna 16 y fila 15: el pixel de abajo a la izquierda del cuadrante superior derecho. X = -16, Y = 15 da (0, 0), la esquina superior izquierda.

NOTAS

- Es la misma idea que CoordMap16, pero con un bit mas: en 16 x 16 se invertia el bit 3 de X; aqui el bit 4. El bit mas alto de cada coordenada (COL_H, FILA_H) ya no va a la matriz sino al decodificador de cuadrante.

Dice si el punto (X, Y) cabe en la ventana de 32 x 32, o sea si las dos coordenadas estan entre -16 y +15. Levanta OUTRANGE cuando no, que enciende el LED de FUERA DE RANGO.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
X	Entrada	8	coordenada horizontal
Y	Entrada	8	coordenada vertical
INRANGE	Salida	1	1 si el punto se puede pintar
OUTRANGE	Salida	1	1 si se descarta; va al LED

LA REGLA

Un numero de 8 bits en complemento a 2 esta entre -16 y +15 si y solo si sus bits 7 a 4 son iguales: si cabe en 5 bits, los bits altos son copias del bit 4.

VALOR	BINARIO	BITS 7 ... 4	INRANGE
+15	0000 1111	0000	1
+16	0001 0000	0001	0
-16	1111 0000	1111	1
-17	1110 1111	1110	0
+127	0111 1111	0111	0
-128	1000 0000	1000	0

Probado en el circuito con Y = 0. -128 y +127, los extremos del recorrido, quedan fuera.

MAPAS DE KARNAUGH

Mapa K de la celda comparadora

a \ b	0	1
0	1	0
1	0	1

$$e = a \cdot b + a' \cdot b' = a \text{ XNOR } b$$

La funcion completa depende de 16 variables (65 536 casillas) y no se puede dibujar en un mapa. La simplificacion es algebraica, igual que en WindowRange16.

```

RANGO_X = (X7 XNOR X6) · (X6 XNOR X5) · (X5 XNOR X4)
RANGO_Y = (Y7 XNOR Y6) · (Y6 XNOR Y5) · (Y5 XNOR Y4)
INRANGE = RANGO_X · RANGO_Y          (una AND de 6 entradas)
OUTRANGE = INRANGE'
```

COMO PROBARLO

Con Y en 0 suba X hasta 15: INRANGE sigue en 1. Con X = 16 cae. Baje a -16: vuelve a 1. Con -17 cae otra vez. Repita moviendo Y.

NOTAS

- Seis XNOR, una AND de seis y un inversor: ocho compuertas. Frente a WindowRange16 hay una comparacion menos por coordenada, porque la ventana es el doble de grande.

La pantalla completa de 32 x 32: cuatro Display16x16 (16 modulos de 8 x 8 en total), el mapeo, el comparador de ventana y el decodificador de cuadrante, detras de la misma interfaz que GraphicDisplay de 16 x 16.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
X	Entrada	8	del ContadorX
Y	Entrada	8	del registro Y
WE	Entrada	1	pulso de escritura del secuenciador
DATA	Entrada	1	constante 1: enciende el pixel
CLR	Entrada	1	borra las 1024 celdas
CLK	Entrada	1	reloj
OUTRANGE	Salida	1	al LED de FUERA DE RANGO

QUE HACE CADA BLOQUE

BLOQUE	QUE APORTA
CoordMap32	(X, Y) → cuadrante y posicion dentro del cuadrante
WindowRange32	INRANGE / OUTRANGE
AND de 2 entradas	EN = WE · INRANGE
Dec2a4	elige el Display16x16 que escribe
Display16x16 x 4	guardan los pixeles; cada uno maneja 4 matrices de LEDs de 8 x 8

SELECCION DE CUADRANTE

FILA_H (A1)	COL_H (A0)	SALIDA	DISPLAY16X16	CUADRANTE	RANGO
0	0	S0	arriba izq.	$X < 0, Y \geq 0$	-16..-1, 0..15
0	1	S1	arriba der.	$X \geq 0, Y \geq 0$	0..15, 0..15
1	0	S2	abajo izq.	$X < 0, Y < 0$	-16..-1, -16..-1
1	1	S3	abajo der.	$X \geq 0, Y < 0$	0..15, -16..-1

FILA_L y COL_L llegan iguales a los cuatro Display16x16; solo el que tiene su WE en 1 guarda el pixel. DATA, CLR y CLK van a los cuatro.

```

EN          = WE · INRANGE
WE(cuadrante) = Dec2a4(A1 = FILA_H, A0 = COL_H, EN)
OUTRANGE    = INRANGE'
```

COMO PROBARLO

X = 0, Y = 0, un pulso de WE: se enciende el pixel del centro, en el cuadrante de arriba a la derecha. Despues las cuatro esquinas (-16, 15), (15, 15), (-16, -16) y (15, -16). Con X = 50 no se pinta nada y OUTRANGE se enciende. CLR apaga todo.

NOTAS

- El Dec2a4 es el mismo de Display16x16: se usan dos niveles, uno aqui para el cuadrante y otro dentro de cada Display16x16 para el modulo de 8 x 8.
- Para poder cablear las 16 matrices se movieron las salidas M2Q0..M3Q7 de Display16x16 al lado de abajo del simbolo. El circuito por dentro no cambio.
- El punto se calcula aunque no quepa; lo unico que se bloquea es la escritura, igual que en 16 x 16.

Paso de corrección del algoritmo doble-dabble: si un dígito BCD vale 5 o más le suma 3 antes de desplazar, para que al duplicarse el acarreo pase al dígito siguiente.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
N	Entrada	4	dígito BCD
GE5	Salida	1	1 si $N \geq 5$
RSLT	Salida	4	$N + 3$ si $N \geq 5$, si no N

TABLA DE VERDAD

N	GE5	RSLT	N	GE5	RSLT
0	0	0	5	1	8
1	0	1	6	1	9
2	0	2	7	1	10
3	0	3	8	1	11
4	0	4	9	1	12

Los valores 10 a 15 no pueden aparecer: antes de cada desplazamiento el dígito ya fue corregido y vale como máximo 9. En el mapa K son ×.

MAPAS DE KARNAUGH

Mapa K de GE5

N3 N2 \ N1 N0	00	01	11	10
00	0	0	0	0
01	0	1	1	1
11	×	×	×	×
10	1	1	×	×

$$GE5 = N3 + N2 \cdot N1 + N2 \cdot N0$$

$$GE5 = N3 + N2 \cdot (N1 + N0)$$

$$RSLT = GE5 ? N + 0011 : N$$

La suma de 3 está hecha con un HalfAdder y tres FullAdder; la elección con un MUX 2:1 4 bits controlado por GE5.

COMO PROBARLO

Recorra N de 0 a 9: hasta 4 la salida es igual a la entrada; de 5 en adelante sale $N + 3$ (5 da 8, 9 da 12) y GE5 se enciende.

MUX 2:1 4 bits

Multiplexor de 2 a 1 para buses de 4 bits. Lo usan el BCD Corrector y el BCD Converter.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
A	Entrada	4	se elige con $S = 1$
B	Entrada	4	se elige con $S = 0$
S	Entrada	1	seleccion
Y	Salida	4	bus elegido

TABLA DE VERDAD (UN SOLO BIT)

S	A	B	Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

Mapa K de Y

S \ A B	00	01	11	10
0	0	1	1	0
1	0	0	1	1

$$Y = S \cdot A + S' \cdot B$$

$$Y[i] = S \cdot A[i] + S' \cdot B[i] \quad i = 0 \dots 3$$

COMO PROBARLO

$A = 0101$, $B = 1010$: con $S = 0$ sale 1010 y con $S = 1$ sale 0101 (verificado en el circuito).

NOTAS

- Ojo con el orden: aqui $S = 1$ elige A, al revés que en los MUX 2:1 de 8 bits de la ALU. Por eso en el BCD Corrector la suma $N + 3$ entra por A y GE5 va directo a S.

Convierte una magnitud de 8 bits (0 a 255) a tres digitos BCD con el algoritmo doble-dabble: ocho desplazamientos a la izquierda, corrigiendo cada digito antes de cada uno.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
MAG	Entrada	8	magnitud a convertir
LOAD	Entrada	1	1 = cargar, 0 = convertir
CLK	Entrada	1	reloj (recortado, ver 7 Segment Display)
HNDS	Salida	4	centenas
TENS	Salida	4	decenas
UNITS	Salida	4	unidades

TABLA DE OPERACION

LOAD	EN EL FLANCO
1	registro binario = MAG; los tres digitos = 0000
0	cada digito pasa por su BCD Corrector y la cadena HNDS:TENS:UNITS:BIN se desplaza un lugar a la izquierda

TRAZA DE 123 (0111 1011)

PASO	HNDS	TENS	UNITS	BINARIO	DIGITOS
carga	0000	0000	0000	01111011	000
1	0000	0000	0000	11110110	000
2	0000	0000	0001	11101100	001
3	0000	0000	0011	11011000	003
4	0000	0000	0111	10110000	007
5	0000	0001	0101	01100000	015
6	0000	0011	0000	11000000	030
7	0000	0110	0001	10000000	061
8	0001	0010	0011	00000000	123

La misma secuencia de digitos (0, 1, 3, 7, 15, 30, 61, 123) se observo en la simulacion del circuito.

```

BIN+   = BIN << 1
UNITS+ = (Corr(UNITS) << 1) + BIN7
TENS+  = (Corr(TENS) << 1) + Corr(UNITS)3
HNDS+  = (Corr(HNDS) << 1) + Corr(TENS)3
    
```

COMO PROBARLO

Desde el 7 Segment Display con $DISP_SEL = 10$ y $X = 123$: al dar START los tres digitos pasan por 000, 001, 003, 007, 015, 030, 061 y quedan en 123 despues del octavo flanco.

NOTAS

- Son 20 flip-flops: 8 del registro binario y 12 de los tres digitos. Las centenas nunca pasan de 2, pero se dejo el digito completo de 4 bits para usar el mismo BCD Corrector y el mismo BCD7 en los tres.
- Mientras convierte, los digitos muestran valores intermedios durante 8 ciclos. A la velocidad del reloj no se alcanza a ver.

Maquina de control del convertidor. Un flip-flop RUN indica si se esta convirtiendo y un contador de 3 bits cuenta los ocho desplazamientos.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
START	Entrada	1	pide una conversion
CLK	Entrada	1	reloj
LOAD	Salida	1	RUN': 1 en reposo
DONE	Salida	1	ultimo desplazamiento

TABLA DE ESTADOS (TRAZA MEDIDA, VALORES DESPUES DE CADA FLANCO)

CICLO	START	RUN	C2 C1 C0	LOAD	DONE	QUE PASA
0	0	0	000	1	0	reposo
1	1	1	000	0	0	flanco con START: el convertidor carga MAG
2	0	1	001	0	0	desplazamiento 1
3 ... 7	0	1	010 ... 110	0	0	desplazamientos 2 a 6
8	0	1	111	0	1	desplazamiento 7; DONE = 1
9	0	0	000	1	0	desplazamiento 8; vuelve a reposo

MAPAS DE KARNAUGH

Mapa K de RUN+

RUN \ START DONE	00	01	11	10
0	0	x	x	1
1	1	0	0	1

$$RUN+ = RUN \cdot DONE' + RUN' \cdot START$$

Con $RUN = 0$ el contador esta en 000, asi que $DONE = 0$: esas casillas son x.

$$RUN+ = RUN \cdot DONE' + RUN' \cdot START$$

$$Ck+ = Ck' \cdot RUN \quad (\text{cada } Ck \text{ es un flip-flop T, reloj} = Ck-1')$$

$$DONE = C2 \cdot C1 \cdot C0$$

$$LOAD = RUN'$$

COMO PROBARLO

Con un LED en LOAD y otro en DONE: al dar START, LOAD se apaga; DONE se enciende un ciclo en el septimo desplazamiento y en el octavo LOAD vuelve a 1.

NOTAS

- El contador es de rizado, igual que el del Speed Divider. Su Data = $Ck' \cdot RUN$ hace que se limpie solo en cuanto RUN baja.

Decodificador de BCD a 7 segmentos. Uno por dígito: tres en el panel de monitoreo.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
BCD	Entrada	4	dígito D3 D2 D1 D0
SA ... SG	Salida	1 c/u	segmentos a ... g, 1 = encendido

TABLA DE VERDAD

DIGITO	D3 D2 D1 D0	A	B	C	D	E	F	G
0	0000	1	1	1	1	1	1	0
1	0001	0	1	1	0	0	0	0
2	0010	1	1	0	1	1	0	1
3	0011	1	1	1	1	0	0	1
4	0100	0	1	1	0	0	1	1
5	0101	1	0	1	1	0	1	1
6	0110	1	0	1	1	1	1	1
7	0111	1	1	1	0	0	0	0
8	1000	1	1	1	1	1	1	1
9	1001	1	1	1	1	0	1	1
10-15	1010 ... 1111	x	x	x	x	x	x	x

Los códigos 10 a 15 nunca llegan (el convertidor solo produce 0-9) y se usan como x en los mapas.

MAPAS DE KARNAUGH

Mapa K de a

D3 D2 \ D1 D0	00	01	11	10
00	1	0	1	1
01	0	1	1	1
11	x	x	x	x
10	1	1	x	x

$$a = D3 + D1 + D2 \cdot D0 + D2' \cdot D0'$$

Mapa K de b

D3 D2 \ D1 D0	00	01	11	10
00	1	1	1	1
01	1	0	1	0
11	x	x	x	x
10	1	1	x	x

$$b = D2' + D1' \cdot D0' + D1 \cdot D0$$

Mapa K de c

D3 D2 \ D1 D0	00	01	11	10
00	1	1	1	0
01	1	1	1	1
11	x	x	x	x
10	1	1	x	x

$$c = D2 + D1' + D0$$

MAPAS DE KARNAUGH (CONT.)

Mapa K de d

D3 D2 \ D1 D0	00	01	11	10
00	1	0	1	1
01	0	1	0	1
11	x	x	x	x
10	1	1	x	x

$$d = D3 + D2' \cdot D0' + D2' \cdot D1 + D1 \cdot D0' + D2 \cdot D1' \cdot D0$$

Mapa K de e

D3 D2 \ D1 D0	00	01	11	10
00	1	0	0	1
01	0	0	0	1
11	x	x	x	x
10	1	0	x	x

$$e = D2' \cdot D0' + D1 \cdot D0'$$

Mapa K de f

D3 D2 \ D1 D0	00	01	11	10
00	1	0	0	0
01	1	1	0	1
11	x	x	x	x
10	1	1	x	x

$$f = D3 + D2 \cdot D1' + D2 \cdot D0' + D1' \cdot D0'$$

Mapa K de g

D3 D2 \ D1 D0	00	01	11	10
00	0	0	1	1
01	1	1	0	1
11	x	x	x	x
10	1	1	x	x

$$g = D3 + D2' \cdot D1 + D2 \cdot D1' + D1 \cdot D0'$$

ECUACIONES

$$\begin{aligned} a &= D3 + D1 + D2 \cdot D0 + D2' \cdot D0' \\ b &= D2' + D1' \cdot D0' + D1 \cdot D0 \\ c &= D2 + D1' + D0 \\ d &= D3 + D2' \cdot D0' + D2' \cdot D1 + D1 \cdot D0' + D2 \cdot D1' \cdot D0 \\ e &= D2' \cdot D0' + D1 \cdot D0' \\ f &= D3 + D2 \cdot D1' + D2 \cdot D0' + D1' \cdot D0' \\ g &= D3 + D2' \cdot D1 + D2 \cdot D1' + D1 \cdot D0' \end{aligned}$$

COMO PROBARLO

Recorra 0 a 9 con los interruptores de BCD y compare cada dígito con la tabla. El 6 y el 9 llevan los segmentos a y d encendidos (colita).

NOTAS

- Las ecuaciones son las que tiene el circuito, leídas compuerta por compuerta. e se implemento como $D0' \cdot (D1 + D2')$, que es la misma función factorizada.

7 Segment Display

Panel de monitoreo completo: elige que valor mostrar, separa el signo de la magnitud, convierte la magnitud a BCD y la presenta en tres displays de 7 segmentos con un LED de signo.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
IN_MA, IN_B, IN_X, IN_Y	Entrada	8	los cuatro valores que se pueden mostrar
DISP_SEL0, 1	Entrada	1	selector
START	Entrada	1	pide una conversion nueva
CLK	Entrada	1	reloj
SV	Salida	8	valor elegido, con signo
MAG	Salida	8	SV
HNDS, TENS, UNITS1	Salida	4	digitos BCD
DONE	Salida	1	fin de conversion

QUE HACE CADA BLOQUE

BLOQUE	QUE APORTA
MUX 4:1 8 bits	SV = m/a, b, X o Y segun DISP_SEL (tabla en Input Panel)
Investor add/sub (A = 0, SW = 1) + MUX 2:1 8 bits	valor absoluto: MAG = SV7 ? 0 - SV : SV. Es la misma estructura del circuito Valor Absoluto
LED de signo	SV7 directo, como pide el enunciado
BCD Control + BCD Converter	conversion doble-dabble en 8 ciclos
BCD7 x 3	un decodificador por digito
AND + OR + NOT	reloj del convertidor recortado

```
SV    = MUX4:1(IN_MA, IN_B, IN_X, IN_Y; DISP_SEL1 DISP_SEL0)
MAG   = SV7 ? (0 - SV) : SV
SIGNO = SV7
CLK_convertor = CLK · (START + LOAD')
```

El reloj recortado solo deja pasar flancos al convertidor cuando se pide una conversion (START) o mientras convierte (LOAD = 0). En reposo el convertidor no recibe reloj y los digitos se quedan quietos.

7 Segment Display (cont.)

COMO PROBARLO

En Principal, DISP_SEL = 10 (X) y grafique con SPEED = 11: el display sigue a X de -128 a 127, con el LED de signo encendido en los negativos. Al terminar marca 127. Con DISP_SEL = 01 y b = 1011 marca 5 con el LED encendido (b = -5).

PRUEBAS DE LA MAGNITUD

VALOR	SV	MAG	DISPLAY	LED SIGNO
3	0000 0011	3	003	0
-5	1111 1011	5	005	1
-123	1000 0101	123	123	1
100	0110 0100	100	100	0
127	0111 1111	127	127	0
-128	1000 0000	128	128	1

NOTAS

- Correccion: habia un Inversor entre SV y la entrada B del sumador/restador. En este proyecto el Inversor invierte el ORDEN de los bits, no su valor, asi que los negativos salian mal (-5 mostraba 33). Se quito y ahora B recibe SV directo.
- La conversion arranca con START, que en Principal viene de WE del secuenciador: el display se actualiza en cada punto calculado. En reposo, cambiar DISP_SEL no refresca el valor hasta el siguiente punto.
- START no se conecta directo a WE sino a traves de un flip-flop que muestrea en el flanco de bajada (ver Principal). Si START cambia con CLK = 1, la AND del reloj recortado genera un flanco extra y el convertidor hace un desplazamiento de mas: el numero salia duplicado (127 se veia 254).
- -128 se muestra bien como 128 porque la magnitud se lee como numero sin signo de 8 bits.

Cambios hechos a la ALU para que m y a acepten valores negativos (−4 a +3) como pide el enunciado. El resto del circuito es el del documento Documentacion_LogicCalculator.

QUE CAMBIO

ANTES	AHORA
K se trataba como magnitud (0 a 7)	K llega con signo desde el Input Panel (extension de signo)
K entraba directo al MUX 2:1 (B) y al MUX 4:1 (I0)	un segundo Valor Absoluto: K va a los dos MUX y su SIGNO es SK
$SW = SX \cdot F1' \cdot F0'$ (AND de 3)	$SW = F1' \cdot (SK \oplus SX \cdot F0')$ (AND, XOR, AND)

TABLA DE VERDAD DEL SIGNO

F1 F0	FUNCION	SX	SK	SW	RESULTADO
00	$mX + b$	0	0	0	$b + m \cdot X $
00		0	1	1	$b - m \cdot X $
00		1	0	1	$b - m \cdot X $
00		1	1	0	$b + m \cdot X $
01	$aX^2 + b$	x	0	0	$b + a \cdot X^2$
01		x	1	1	$b - a \cdot X^2$
10, 11	$ X + b, X + b$	x	x	0	$b + \text{valor}$

Mapa K de SW

F1 F0 \ SX SK	00	01	11	10
00	0	1	0	1
01	0	1	1	0
11	0	0	0	0
10	0	0	0	0

$$SW = F1' \cdot F0' \cdot (SX \oplus SK) + F1' \cdot F0 \cdot SK$$

$$SW = F1' \cdot (SK \oplus (SX \cdot F0'))$$

$$Y = SW ? b - P : b + P$$

P = producto escalado (recta, parabola), |X| o X segun la funcion

SX es el signo de X y SK el de K. En la parabola X^2 siempre es positivo, asi que solo cuenta SK. En $|X| + b$ y $X + b$ el multiplicador no interviene y $SW = 0$.

ESCALA MEDIDA EN EL ARCHIVO FINAL

ESC1 ESC0	RECTA: SALE	PARABOLA: SALE	USO
00	$2 \cdot m \cdot X $	$4 \cdot a \cdot X^2$	no se usa
01	$ m \cdot X $	$ a \cdot X^2$	recta, $ X $, $X + b$
10	$ m \cdot X / 2$	$ a \cdot X^2 / 4$	parabola en 32 x 32 (shift de 2 bits)
11	$ m \cdot X / 4$	$ a \cdot X^2 / 16$	parabola en 8 x 8 (shift de 4 bits)

El Escalador SHR se aplica al resultado de cada multiplicacion, asi que en la parabola cuenta dos veces. La escala unitaria es ESC = 01. Esta tabla reemplaza la del documento de la ALU, que no tenia en cuenta la doble aplicacion.

PRUEBAS (ESC = 01)

X	K	B	FUNCION	Y	BANDERAS
5	2	3	00	13	—
-3	2	3	00	-3	N
10	-2	1	00	-19	N
-7	-4	0	00	28	—
3	1	0	01	9	—
-3	1	0	01	9	—
4	-1	2	01	-14	N
5	—	2	10	7	—
-3	—	2	10	5	—
-128	—	0	10	-128	N
-128	—	3	10	-125	N
100	—	28	11	-128	N, OV
-6	—	6	11	0	C

C = cero, N = negativo, OV = overflow. Barrido completo: 4 funciones x K de -4 a 3 x 5 valores de b x 7 valores de X = 1 120 casos, todos correctos.

NOTAS

- Caso limite $|-128|$: +128 no existe en 8 bits con signo, asi que el valor absoluto de -128 vuelve a dar -128 (1000 0000). Con $b = 3$ sale -125. No afecta la grafica porque $X = -128$ esta fuera de la ventana, pero la bandera NEGATIVO se enciende. Es la misma limitacion de cualquier ALU de 8 bits en complemento a 2.
- El 16 x 16 pediria un shift de 3 bits (/ 8) para la parabola. Con esta escala no se puede elegir, pero la pantalla entregada es la de 32 x 32 y ahi el shift de 2 bits (ESC = 10) es el recomendado por el enunciado.

Circuito de nivel superior. Instancia todos los modulos, los cablea entre si y tiene la poca logica que no pertenece a ningun modulo.

CONEXIONES PRINCIPALES

SENAL	SALE DE	LLEGA A
M, B	Input Panel	ALU (K, B) y 7 Segment Display (IN_MA, IN_B)
FSEL0, FSEL1	Input Panel	ALU (F0, F1) y Secuenciador (F0, F1)
ESC0, ESC1	Input Panel	ALU (E0, E1)
SPEED0, SPEED1	Input Panel	Speed Divider
STR_DBNCD	Input Panel	Secuenciador START
RST_DBNCD	Input Panel	RST de Secuenciador, ContadorX, ALU, registro Y; OR del CLR
TICK	Speed Divider	Secuenciador
X	ContadorX	ALU, GraphicDisplay32, 7 Segment Display (IN_X), LED SIGNO (bit 7)
FIN	ContadorX	Secuenciador
X_CARGA, X_INC	Secuenciador	ContadorX (CARGA, INC)
RST_MUL, CARGA, INICIO, PASO, CARGA_P1	Secuenciador	ALU
LISTO	ALU	Secuenciador
Y (ALU)	ALU	Registro Y (Bit Register)
CAP_Y	Secuenciador	Load del registro Y
Y (registro)	Registro Y	GraphicDisplay32 (Y) y 7 Segment Display (IN_Y)
WE	Secuenciador	GraphicDisplay32 y flip-flop de START
CERO, NEGATIVO, OVERFLOW	ALU	LEDs del panel
OUTRANGE	GraphicDisplay32	LED FUERA DE RANGO
DISP_SEL0, DISP_SEL1	Input Panel	7 Segment Display

LOGICA PROPIA DE PRINCIPAL

ELEMENTO	FUNCION
OR de 2 entradas	CLR de la pantalla = CLR del secuenciador (estado INIT) + RST_DBNCD: RESET limpia la pantalla
NOT + Flip Flop D	START del display = WE muestreado en el flanco de bajada del reloj
Constante 1	DATA de GraphicDisplay32 (siempre se enciende el pixel) y XIN del secuenciador
Reloj	unico reloj del sistema; todo es sincrono a el


```
CLR_pantalla = INIT + RST_DBNCD
START_display+ = WE          (en el flanco de bajada de CLK)
DATA = XIN = 1
```

POR QUE START DEL DISPLAY PASA POR UN FLIP-FLOP


MOMENTO	CLK	WE DIRECTO	WE POR EL FLIP-FLOP
flanco de subida	0 → 1	WE cambia justo despues, con CLK = 1	no cambia
CLK en alto	1	la AND del reloj recortado sube: flanco extra	no cambia
flanco de bajada	1 → 0	—	START cambia aqui, con CLK = 0
siguiente subida	0 → 1	desplazamiento de mas	un solo flanco limpio

El flip-flop tiene $CLK = NOT(reloj)$, asi que copia WE medio ciclo despues. Con START cambiando cuando CLK = 0 el reloj recortado del convertidor solo ve flancos reales.


GRAFICAS OBTENIDAS CON EL SISTEMA COMPLETO




$Y = X$ ($m = 001$, $b = 0000$). 32 puntos.




$Y = 2X + 1$ ($m = 010$, $b = 0001$). 16 puntos.




$Y = X^2 / 4$ ($a = 001$, $ESC = 10$). 15 puntos.



$Y = |X| + 3$ ($FSEL = 10$, $b = 0011$). 25 puntos.



$Y = -X$ ($m = 111$). 31 puntos: en $X = -16$, $Y = 16$ no cabe.



$Y = -X^2 / 4 - 1$ ($a = 111$, $b = 1111$, $ESC = 10$). 15 puntos.

Pantallas leidas de las 16 matrices al terminar cada trazado ($SPEED = 00$). Las lineas punteadas separan los cuatro cuadrantes; el origen es el pixel de abajo a la izquierda del cuadrante superior derecho.

RESULTADOS DE LAS PRUEBAS DEL SISTEMA

FUNCION	FSEL	M_A	B	ESC	CICLOS	PUNTOS	ESPERADO
$Y = X$	00	001	0000	01	5 631	32	X de -16 a 15
$Y = 2X + 1$	00	010	0001	01	5 631	16	$-16 \leq 2X + 1 \leq 15 \rightarrow X$ de -8 a 7
$Y = -3X + 3$	00	101	0011	01	5 631	11	X de -4 a 6
$Y = -X$	00	111	0000	01	5 631	31	X de -15 a 15
$Y = X^2 / 4$	01	001	0000	10	10 749	15	$X^2 / 4 \leq 15 \rightarrow X$ de -7 a 7
$Y = -X^2 / 4 - 1$	01	111	1111	10	10 749	15	X de -7 a 7
$Y = X + 3$	10	-	0011	01	5 631	25	X de -12 a 12
$Y = X$	11	-	0000	01	5 631	32	igual que m = 1

En todas las pruebas el display (DISP SEL = X) termino en 127 y el secuenciador quedo en DONE. La cantidad de puntos coincide con la cuenta a mano de cuantos X dan un Y dentro de -16 ... 15.

VELOCIDADES (RECTA, 256 PUNTOS)

SPEED	TICK CADA	CICLOS TOTALES	A 50 HZ
00	2 ciclos	5 631	1 min 53 s
01	8 ciclos	6 144	2 min 03 s
10	32 ciclos	8 196	2 min 44 s
11	64 ciclos	16 340	5 min 27 s

A 50 Hz, la frecuencia maxima del reloj de LogicCircuit. Con "Ejecutar a la maxima velocidad" el tiempo depende de la computadora y es bastante menor.

COMO PROBARLO

RESET, elegir funcion y parametros, START. Al terminar, RESET debe dejar la pantalla vacia. Pulsar START con la grafica terminada no hace nada hasta dar RESET.

Banco de pruebas del secuenciador y el contador de X, sin la ALU ni la pantalla. Las senales que normalmente vienen de otros modulos se dan a mano con interruptores.

CONTROLES

CONTROL	VA A	QUE SIMULA
interruptor 1	START	pulsador START
interruptor 2	RST	pulsador RESET
interruptor 3	LISTO	fin de la multiplicacion
interruptor 4	TICK	permiso del Speed Divider
interruptores 5 y 6	F1, F0	funcion elegida
constante 1	XIN	igual que en Principal
reloj	CLK	reloj del sistema

LEDS

LED	MUESTRA
CARGA	estados CARG y CARG2
INICIO	estados INIC e INIC2
RST_MUL	estados RSTM y RSTM2
WE	estado ESCR

SECUENCIA DE PRUEBA

PASO	ACCION	SE ESPERA
1	RST arriba y abajo	todo apagado (reposo)
2	START arriba y abajo	RST_MUL, CARGA, INICIO se encienden uno tras otro; $X = -128$
3	esperar con LISTO = 0	no pasa nada: la maquina espera en ESP
4	LISTO = 1 con F1 F0 = 00	se enciende WE un ciclo
5	TICK = 1	X sube a -127 y vuelve a encenderse RST_MUL
6	F1 F0 = 01	antes de WE aparece una segunda vuelta de RST_MUL, CARGA, INICIO
7	dejar correr hasta $X = 127$	el secuenciador se detiene (DONE); START ya no hace nada

NOTAS

- Con LISTO fijo en 1 el multiplicador "termina" al instante y cada punto recorre 8 estados: RSTM, CARG, INIC, ESP, CAPT, ESCR, AVAN e INCR.